电子电路中干扰源的降低
1．干扰源
电子电路工作时，往往在有用信号之外还存在一些令人头痛的干扰源，有的产生于电子电路内部，有的产生于外部。外部的干扰主要有：高频电器产生的高频干扰、电源产生的工频干扰、无线电波的干扰；内部的干扰主要有：交流声、不同信号之间的互相感应、调制，寄生振荡、热噪声、因阻抗不匹配产生的波形畸变或振荡。
2．降低内部干扰的措施
(1)元器件布局：元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。
(2)电源线设计：根据印制线路板电流的大小，尽量加租电源线宽度，减少环路电阻。同时、使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。
(3)地线设计：在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题（详细方法见下节接地）。
(4)退藕电容配置线路板设计的常规做法之一是在线路板的各个关键部位配置适当的退藕电容。退藕电容的一般配置原则是：
电源输入端跨接10~100uf的电解电容器。如有可能，接100uF以上的更好。
原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10pF的但电容。
对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退藕电容。
电容引线不能太长，尤其是高频旁路电容不能有引线。
此外，还应注意以下两点：
在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用附图所示的RC电路来吸收放电电流。一般R取1~2K，C取2.2~47UF。
CMOS的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。
3．降低外部干扰的措施有：
(1)远离干扰源或进行屏蔽处理；
(2)运用滤波器降低外界干扰。
七、接地
接地分安全接地、工作接地，这里所谈的是工作接地，设计接地点就是要尽可能减少各支路电流之间的相互耦合干扰，主要方法有：单点接地、串联接地、平面接地。在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。在地线设计中应注意以下几点：
1．正确选择单点接地与多点接地
在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。高频电路宜采用多点串联接地，地线应短而租，高频元件周围尽量用栅格状大面积地箔。当工作频率在1～10MHz时，如果采用一点接地，其地线长度不应超过波长的1/20，否则应采用多点接地法。
2．将数字电路与模拟电路分开
电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。
3．尽量加粗接地线
若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗。
4．将接地线构成闭环路
设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。
功率驱动器件与MCU/DSC的接口电路设计技巧
由于MCU和DSC的成本大幅下降，目前多数马达控制设计中都使用MCU和数字信号控制器(DSC)来执行马达控制算法。本文介绍了一些方法和技巧，可将MCU或DSC的逻辑层输入/输出口(I/O)与功率电子驱动电路接口，并讲述了如何正确地进行相关硬件及软件开发的方法。
在进行MCU或DSC的逻辑层输入/输出口(I/O)与功率电子驱动电路的接口设计时，除了性能和价格需要权衡考虑外，还有许多方面要折衷处理。我们可根据以下问题来选择接口元件：1.本电路需要驱动何种马达？2.该马达采用何种算法进行控制？3.控制器外设可简化哪些接口要求？4.电气安全要求是什么？5.此设计是否用于产品开发？
栅极驱动接口电路
HSPACE=12ALT自举电路给一只电容器充电，电容器上的电压基于高端输出晶体管源极电压上下浮动。">
半桥输出电路结构可用于控制多种马达，包括有刷直流马达、无刷直流马达、交流感应式马达及永磁交流马达。电源级电路需要一个栅极驱动接口电路，该电路至少应具备以下功能：1.将MCU的逻辑输出电平进行转换，在晶体管的栅极和源极间提供一个10-15V的电平。2.在晶体管的开通和关断时提供足够大的驱动电流，以克服米勒电容的影响。
高端输出器件向来是栅极驱动接口电路的一个问题。在电源输出级电路中，无论是高端或低端输出都应该采用N沟道器件。在裸片尺寸和击穿电压固定的情况下，P沟道器件的导通电阻往往比N沟道器件高。使用P沟道器件可简化栅极驱动电路，但会增加设计成本。裸片尺寸越大成本越高，而且P沟道器件往往比同类的N沟道器件成本高。
由于低端器件的电位是相对于电路的接地点而言的，因此在电源级电路中产生一个用于低端器件的栅极电源电压十分容易。栅极控制电压必须以源极电压为参考，在高端晶体管中它是满幅电压。因此，电源级电路中的高端器件需要一个栅极电源，该电源基于源极电压上下浮动。
现在有许多便宜的IC可简化栅极驱动电路的设计。但其中有些只是简单的大电流驱动电路，不具备高端器件所需的电平转换电路。另一些则包括电平转换电路，可直接与逻辑及功率器件接口。选择栅极驱动器时要视设计的绝缘要求而定。光电耦合器既可以满足电平转换要求，又使我们可在设计中选用简单的栅极驱动器IC。
在许多马达控制设备中，线路总电源从与AC线路直接相连的全波整流电路获得并经过滤波。整流器的低端电压成为整个电路的参考电压(0V)。不过，这一参考电压并非接地电压。在低端也存在交流电压，它在OV左右和峰值线电压间来回波动。在许多低成本应用中，将MCU或DSC基于这一低端电位上下浮动是有意义的。不过，如果设计要求测试或现场服务的话，出于安全考虑最好加上信号隔离。至少在产品开发阶段使用的马达驱动硬件应该具有信号隔离功能。
即使从尽量减少破坏来考虑，也应该采用隔离电路。在某一具体设计中，即使没有隔离反馈信号，也应该隔离栅极控制信号。否则，电源器件可能会损坏或短路，从而使得直流总线电压通过驱动电路耦合回来并流入逻辑器件中。
栅极驱动器IC通常具有其它特性，包括欠压断电保护、插入一段死区、防止高端功率器件和低端功率器件交叉导通以及过电流自动关机等。不过这些功能也会增加额外成本。
有多种方法可产生栅极驱动电路的电源。原则上来说，高端驱动电路应该产生一个比DC总线电压高出10-15V的电压，用于输出级电路。由于自举电路无需浮动电源，因此是最便宜的。如图1所示，自举电路给一只电容器充电，电容器上的电压基于高端输出晶体管源极电压上下浮动。下面的晶体管开通时将高端晶体管的源极电压拉到0V，只有此时电路才对电容器充电。电容器必须储备足够的电荷，以便在上端的晶体管处于开通状态时维持所需的栅极电压。由于带有电容器，自举电源无法保证上面的晶体管一直开通。当自举电容器上的电压下降时，高端器件便会关断。
由自举电路的局限性所产生的副作用与马达类型有关。对用正弦波电流驱动的马达而言，自举电路会限制加在反相器上的PWM占空比。我们可以通过改变自举电路中元件的大小来增大占空比。不过，由于BLDC和SR电动机需要换相，因此通常不采用自举电路。
如果高端器件的栅极驱动必须保持连续，那么必须使用浮动电路来产生比直流总线电压高10V至15V的电压。我们可以采用充电泵电路，它的电压是相对高端晶体管的源极电压而言的。另一种方法则是用一个高频信号来调制栅极信号，这样在栅极驱动信号出现时，高频信号也会出现。调制信号通过一只变压器耦合到晶体管的栅极和源极，并在变压器的次级经过整流产生栅极驱动电压。但是，这两种方法都会增加设计的成本。