导语：液晶显示屏电磁干扰和解决方法

干扰是产品整机测试中常见而又非常棘手的问题，当系统电路受到干扰时，在电源线或者信号线上产生某种频率、一定幅值的干扰波。液晶显示模块作为产品的一个显示窗口，必然也是干扰的表演窗口之一。模块对系统而言，是纯输入型部件，或称被动型部件，即模块接收满足操作时序关系的任何信号而无判断是非的能力。错误的信号与数据，将产生错误的控制字指令或者显示图案，导致错误的显示效果。

消除干扰的首要工作是找到干扰源或干扰影响的位置，然后以有效的方法去消除、消弱、或预防、屏蔽、补救。

液晶显示屏EMI与解决方法

问：工作时或者做干扰测试时，出现白屏/蓝屏（所谓白屏或者蓝屏，是指模块屏幕如同刚上电时显示，只有背光亮，调对比度也没有反应）答： 这是因为在模块工作期间，干扰施加在模块的电源 VDD 或者VSS 上，或者施加到模块的RESET 信号线上，导致模块被复位了。复位的结果是初始化了模块内部寄存器，同时关显示。解决的方法是：如果干扰施加在电源线上，则建议在最靠近模块的位置的电源线VDD、VSS 之间并入一个稳压电容(10uF)和一个滤波电容（0.1uF/0.01uF）。如果干扰施加在 RESET 信号线上，则建议在最靠近模块的位置的RESET 信号线对VSS之间并入一个滤波电容，电容容量选择0.1uF 或0.01uF。电容值的选择，需要根据实际测试的效果而定。

问： 工作时或干扰测试时，画面产生错误的字符或乱点（数据错误），而且无法恢复，只能重新上电，初始化寄存器才能恢复答： 这是因为干扰施加到控制信号上，使得寄存器参数被修改，一般的操作是写显示数据，没有对主要工作的寄存器参数进行重复写入，所以出现上述现象。解决的方法是：如果干扰施加在传输线上，（1）用磁环、或者锡纸、铜薄做线路的屏蔽；（2）改变传输线的走向，躲避干扰环境；（3）缩短传输线长度；或者加入传输线驱动器，以提高驱动能力和抗干扰能力。

问：工作时或干扰测试时，找不到干扰点或者采取电路预防，仍然杜绝不了干扰的影响，怎么办？答：定时对寄存器初始化，首先不使用RESET 信号，仅对寄存器操作；如果出现死机不能恢复的话，就需要使用RESET 信号初始化，但这样的操作在正常显示下会产生闪屏现象。因此，为了保证正常显示不受到初始化的干扰1、可以采用读寄存器数据做初始化的判断依据，如读显示状态字，特殊SRAM 单元数据等。2、使用负性显示模块，在不操作时关闭背光，此时，不易观察到显示内容，当需要观察显示内容时，希望启动背光点亮，将此时作为重新初始化模块启动点，不易被察觉。

问：对产品外壳（尤其是产品面板）进行静电干扰测试，模块出现白屏或者乱显现象答：这种干扰多数是通过模块的铁框或玻璃干扰模块电路的。改善的方法是，（1）模块的铁框接大地、（2）模块的铁框接VSS，（3）模块的铁框浮空，（4）在模块铁框与金属外壳之间加绝缘垫，绝缘垫越厚，对静电的消减就越大；这四种方法需要在实际产品中测试，选择有效的方法。

问：外部没有干扰源，但也出现白屏或者乱显现象答：这种情况也属于干扰，是系统内部的干扰，主要是软件的程序冲突所致。首先找出干扰出现的规律，如下机会如果发生在模块的写入过程中时，容易产生模块的死机、错误显示等：中断程序正在操作模块（I/O 寻址方式）的过程中产生，控制信号被修改、数据被修改等错误的操作，导致模块的死机或显示错误。改善的方式是，在操作模块过程中，关闭中断响应操作。

抗干扰举例

案例1：使用图形模块，产品机箱为金属壳，进行静电8000V放电试验，模块显示花屏，复位重新初始化无效 ，必须关电重新启动。在行业规范中不允许外壳接地[改善措施] 改用有机玻璃外壳，并在主程序中加入定时循环刷新 （初始化 ） 程序。当静电放电测试时，液晶显示模块被复位，经刷新 （初始化） 程序纠正，显示仅闪一下即恢复正常工作，通过测试。

案例2 ：使用图形模块，对产品机箱做静电8kV放电测试，模块无显示[改善措施] 在模块的电源脚加330μF电容和浪涌管P6K1，在驱动电源输出VOUT加330μF电容，改善效果良好。再将模块的铁框与机箱外壳进行绝缘， 并保持2mm的间隙，通过静电测试。但上述措施仍偶发无显示现象，于是在程序上定时对模块执行初始化程序，恢复干扰影响。干扰显示的问题完全解决。

案例3 ：使用图形模块，在系统整机电源线上施加4Kv、150Hz正脉冲群干扰信号测试时，显示出现乱码[改善措施] 在液晶显示模块接口的电源线上加点燃华人突波吸收器，同时减短冗余的传输线长度后，通过测试。

案例4 ：在开关柜上使用图形模块，在高压电磁干扰时，模块无显示[改善措施] 更换系统电源为隔离电源在模块的/RESET脚接0.01μF电容断开模块铁框与VSS的跳线点模块铁框与开关柜之间加绝缘衬垫隔离。

案例5 ：图形模块与系统主板之间连接线长700mm多，重复写图形数据时，在图形右侧逐一复制最右边一字节的图形数据[改善措施]测模块接口处的输入信号波形都很好，/WR=0宽2μs，在接口信号上并电容，加上拉电阻无明显改善，缩短线，串磁珠，有明显改善，但不彻底。在/WR信号线上串施密特门电路（74HC14）后，被彻底改善。在/WR信号线上串入680Ω电阻也同样可以实现彻底改善。

免责声明:本站部份内容由优秀作者和原创用户编辑投稿，本站仅提供存储服务，不拥有所有权,不承担法律责任。若涉嫌侵权/违法的，请反馈，一经查实立刻删除内容。本文内容由快快网络小思创作整理编辑！