漏电流测试方法(漏电流检测的六种模式)

导语：漏电流测试（二）

在CMOS电路中，输入引脚一般存在三种结构：

（1）输入引脚到电源端/接地端没有上拉/下拉电阻，引脚对电源/地位高阻状态，此时IIL/IIH都很小，通常为几微安，甚至更小；

（2）输入引脚和电源端之间存在单端上拉结构，对地为高阻状态。此时，输入高电平漏电流与无上/下拉电阻无差异。但输入低电平时，由于电源端与输入引脚存在电压差和电阻通路，其测得电流值会明显偏大，为几十甚至几百微安，电流方向为被测器件流向测试机，结果为负；

（3）输入引脚与地端之间存在单端下拉结构，对电源端为高阻状态。此时，输入低电平漏电流与无上/下拉电阻无差异。但输入高电平时，由于输入引脚与接地端存在电压差和电阻回路，其测得电流值会明显偏大，为几十甚至几百毫安，电流方向为测试机流向被测器件，结果为正；

具有三态输出的引脚，需预先把引脚处理成三态状态，然后施以电压，测量电流。

与O/S测试类似，漏电流测试也可以使用奇偶两次测试的方法来增加测试效率，同时也可以避免pin-to-pin leakage的情况。

免责声明:本站部份内容由优秀作者和原创用户编辑投稿，本站仅提供存储服务，不拥有所有权,不承担法律责任。若涉嫌侵权/违法的，请反馈，一经查实立刻删除内容。本文内容由快快网络小璎创作整理编辑！